반응형

아날로그 회로와 디지털회로를 분리하는 이유는 무엇일까요?

아날로그 회로와 디지털회로를 분리하는 이유는 무엇일까요? 아날로그회로와 디지털회로는 서로 다른 특성을 가지고 있습니다.만약, 아날로그회로와 디지털회로의 그라운드를 분리하지 않으면 이 두가지 특성을 가진 회로에서 공통임피던스(Common mode Impedance)를 형성하게 됩니다. 이런상황에서 디지털회로에서 발생한 노이즈의 성분들이 공통임피던스 경로를 통해서 아날로그 회로도 전달되어집니다. 즉, 매우 예민한 아날로그 회로의 오프셋 오차 값들이 스펙보다 크게 나타나게됩니다. 즉, 제품 동작의 신뢰성을 떨어뜨리게 됩니다. 그라운드만 이런것이 아닙니다.파워의 경우도 비슷한 이유로 분리를 하게됩니다. 분리시에 비드(Bead)를 일반적으로 많이 사용하게 됩니다.

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2018. 11. 16.
  • textsms

PC3-SODIMM_V110_RC_F3_20100122 설계파일

보호되어 있는 글입니다.

  • format_list_bulleted [ PCB설계 실무 ]/DDR Memory Design
  • · 2018. 11. 9.
DDR3, DDR4 Topology 종류별 Eye Diagram

DDR3, DDR4 Topology 종류별 Eye Diagram

DDR3 Topology 종류별로 Eye Diagram을 확인해 보겠습니다. 일반적으로 fly by 방식으로 설계를 하는 경우가 많습니다. 우선 DDR2와 DDR3의 Topology는 아래와 같이 차이가 있습니다. DDR2에서는 T분기 방식으로 Command, Address, Control, clock들을 배선하였다면, DDR3에서는 Daisy chain방식 (Flay-by)으로 Topology를 구성합니다. 이 부분은 JEDEC Standard로 보면 됩니다. 그런데 특이한 점은 micron의 레포트를 참고하게되면 Topology 별 비교한 자료가 있습니다. 이 레포트를 유심히 볼 필요가 있습니다. 그러나 이 결과만을 볼게 아닌것 같습니다. 터미네이션 방식별 비교인데요. 첫번째 VTT R 이 있는 To..

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2018. 11. 9.
  • textsms
PCB Design Guide (Analogue VGA )

PCB Design Guide (Analogue VGA )

Analogue VGA topology는 아래와 같다.

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2018. 11. 6.
  • textsms
PCB Design Guide (HDMI / DVI / TDMI) 디퍼런셜 90옴 일까? 100옴 일까?

PCB Design Guide (HDMI / DVI / TDMI) 디퍼런셜 90옴 일까? 100옴 일까?

안녕하세요. 휴민스 입니다.HDMI PCB설계와 /DVI PCB설계에대해서 정리해 봅니다.HDMI의 경우는 SPEC.은 100 옴 관리입니다.+/- 15% Differential impedance 매칭을 하면 됩니다. Since the external HDMI or DVI cables can be quite long, it is desirable to have a certain skew between the different data pairs. This can help to reduce the electromagnetic emissions. 그런데 시스템 구성에 따라서 88옴 매칭, 90옴 매칭 등 다양하게 구현이 가능합니다.임피던스가 절대적인 값이 아니라 연결되는 모든 경로를 고려해야하는 만큼 전체적..

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2018. 11. 6.
  • textsms
PCB Design Guide (LVDS LCD Interface)

PCB Design Guide (LVDS LCD Interface)

LVDS LCD Interface The LVDS LCD interface does not have the clock embedded in the data signals. Therefore, a proper length matching between the clock pair and the data signals is essential and depends on the display resolution.

  • format_list_bulleted [PCB설계 강의실]/PCB설계개론
  • · 2018. 11. 6.
  • textsms
반응형