DDR3 Module 디자인가이드, 설계룰, 설계 규칙

1. Impedance Rules

1) Clock 

Diff 90~95 ohm (1600MT/S)

 

2) Ctorol

40~50 ohm

 

3) Address, Command

40~50 ohm

 

4) Data

Diff 90~95 ohm (1600MT/S)

40~50 ohm

 

2. Length Matching &

1) Clock 

Clock Pair내 0.1mm

Clock Pair 와 Pair간 0.25mm

 

2)Control

CTRL group내 0.1

CTRL는 Clock +0.5 ~ -0.5mm 이내로 설계

 

3) Address, Command (Single 40~50 ohm)

Address와 command는  +0.5 ~ -0.5mm 이내로 설계

Address와 command는  Clock +0.5 ~ -0.5mm 이내로 설계

 

4) Data

DQS Pair는 0.1mm이내

DQ/DM는 DQS 대비 +0.2~-0.2

 

 

2. Signal Group

Address/Command 그룹 : A0~AX, BA0~BAx, RAS, CAS, We

Control 그룹 : CS[3:0], CKE [3:0]. ODT[3:0]

그룹 설정이 많이 헷갈리죠? 참고 바랍니다.

 

3. DDR3L

Strobe Min = Clcok-63.5 mm

Strobe Max = Clcok+38.1mm

 

 

#DDR3 #DDR3설계 #DDR3디자인가이드