DDR3, DDR4 Topology 종류별 Eye Diagram
DDR3 Topology 종류별로 Eye Diagram을 확인해 보겠습니다.
일반적으로 fly by 방식으로 설계를 하는 경우가 많습니다.
우선 DDR2와 DDR3의 Topology는 아래와 같이 차이가 있습니다.
DDR2에서는 T분기 방식으로 Command, Address, Control, clock들을 배선하였다면,
DDR3에서는 Daisy chain방식 (Flay-by)으로 Topology를 구성합니다.
이 부분은 JEDEC Standard로 보면 됩니다.
그런데 특이한 점은 micron의 레포트를 참고하게되면 Topology 별 비교한 자료가 있습니다.
이 레포트를 유심히 볼 필요가 있습니다. 그러나 이 결과만을 볼게 아닌것 같습니다.
터미네이션 방식별 비교인데요.
첫번째 VTT R 이 있는 Topology가 지터도 작고, slew도 작고, Voltage Margin은 큰 가장 최적의 상태가됩니다.
Tree Architecture with CMD/ADDR/CNTL Buses – VTT R with Series R
여기서 임피던스 매칭을 40옴이 아닌 50옴으로 매칭을 했다는것도 중요한 포인트입니다.
Tree Architecture with CMD/ADDR/CNTL Buses – Without Series R
Tree Architecture with CMD/ADDR/CNTL Buses – With Series R
Fly-By Architecture with CMD/ADDR/CNTL Buses
정리해보면
Fly-by 방식으로 설계하면
SSN 노이즈는 줄일 수 있고, stub의 양과 길이를 줄여서 결과적으로 SI 와 타이밍을 맞추기에 적합합니다.
T topology 방식으로 설계하면
배선 경로를 지정하는데 좀 어려움이 있을수 있지만 높은 용량의 커패시터가 있는 멀티다이 패키지를 사용할때는 시도해 볼만합니다.
DDR2에서 사용했던 더블 T topology 방식은 분기된 배선들 때문에 임피던스의 불연속이 계속 발생해서 마진의 손실이 불가피하다는 단점이 있습니다.
그래서 T 분기 방식 자체가 stub 가 생기기 때문에 DDR3에서는 분기방식이 변경된 것으로 보입니다.
References
1. Jedec specifications JESD 79F, JESD79-E, JESD79-3F, JESD79-4
2. The Xilinx Zynq-7000 PCB Design guide
3. The PCB Design Magazine April 2016 44page